국민대학교(총장 정승렬) 소프트웨어융합대학 SATA 연구실의 임세민 교수가 연구책임자를 맡아 미국 캘리포니아대학교 어바인(UC Irvine) 연구진과 공동으로 수행한 연구논문이 반도체 설계자동화(CAD) 분야 세계 최고 권위 학술대회인 ICCAD 2026에 채택됐다. 논문 제목은 “FMiner: CPU-FPGA Heterogeneous Framework for Frequent Itemset Mining and Beyond”로, 복잡한 데이터 분석 작업을 CPU와 FPGA가 효율적으로 나누어 처리하는 시스템 설계 기술을 다룬다. ICCAD(International Conference on Computer-Aided Design)는 IEEE와 ACM이 공동으로 후원하는 국제학술대회로, 오는 11월 8일부터 12일까지 미국 캘리포니아주 산호세에서 열린다.

이번 연구의 대상인 ‘빈발 항목집합 마이닝(frequent itemset mining)’은 대량의 기록에서 함께 자주 등장하는 항목의 조합을 찾아내는 빅데이터 처리 기술이다. 불필요한 후보를 제외하는 복잡한 판단과 반복적인 대량 계산이 함께 필요하다는 특징이 있다. 두 작업을 각각 CPU와 FPGA에 맡기면 각 장치의 강점을 활용할 수 있지만, 그 사이에 발생하는 잦은 데이터 전송과 대기 시간이 전체 성능을 제약한다. 이번 연구는 이러한 통신 부담을 줄여 작업 분담의 효과를 실제 분석 성능으로 연결하는 데 주목했다.

​

연구팀이 개발한 ‘FMiner’는 탐색을 제어하고 불필요한 후보를 줄이는 작업을 CPU에 맡기고, 각 항목이 등장한 기록들을 대량으로 비교하는 연산을 회로 재구성이 가능한 반도체인 FPGA에 배치했다. 두 장치가 주고받는 데이터는 압축된 형태로 유지하고, FPGA 내부에서 계산할 때만 풀어쓴 뒤 결과를 다시 압축하도록 구성했다. 또한 서로 독립적인 탐색 작업을 묶어, 한 묶음을 계산하는 동안 다음 묶음의 데이터를 옮기는 방식으로 통신 대기 시간을 줄였다.

​

연구팀은 데스크톱급 컴퓨터에 AMD/Xilinx Alveo U50 FPGA 한 장을 결합한 시제품을 구축하고, 크기와 밀도가 다른 데이터셋을 대상으로 평가했다. 평가 데이터 전반에서 전송용 데이터를 원래 크기의 약 4분의 1로 압축했다. 비용 분석에서는 CPU용 Eclat 소프트웨어인 Borgelt 구현이 48개 코어에서 이상적으로 확장된다고 가정하고 시스템 구매비용을 반영했으며, 이 비교 기준에서 FMiner의 비용 대비 처리 성능은 최대 약 11배로 나타났다. 데이터 이동을 포함한 전체 시스템을 설계해 통신 부담을 줄이고 비용 효율을 높인 결과다.

​

이번 연구의 연구책임자인 임세민 교수는 “CPU의 복잡한 탐색 능력과 FPGA의 높은 연산 처리량을 함께 활용하려면 두 장치 사이의 데이터 이동과 대기 시간까지 고려해야 한다”며 “이번 연구는 알고리즘의 작업 분담, 데이터 압축, 하드웨어 구조를 함께 설계해 통신 부담을 줄이고 실제 분석의 비용 효율을 높였다는 데 의미가 있다”고 말했다. 이어 “이러한 설계 접근이 향후 다양한 데이터 분석 시스템에서 가속기의 성능을 효과적으로 활용하고, 대규모 분석을 보다 경제적으로 수행하는 기반이 되기를 기대한다”고 밝혔다.