실리콘 상 III-V족 화합물 반도체 층 제조 공정 모식도
 

국내 연구팀이 화합물 반도체 소자 3D 적층 기술을 활용한 초저전력 반도체 소자를 개발했다.

KIST(한국과학기술연구원·원장 이병권)는 김상현·김형준 차세대반도체연구소 박사와 김동명 국민대 교수 등 공동 연구팀이 기존 실리콘 위에 'III-V족 화합물 반도체'를 3차원으로 적층하는 기술을 개발해 기존 반도체보다 훨씬 빠르고 전력 소비가 낮은 고성능 반도체 소자를 개발했다고 11일 밝혔다.

III-V족 화합물 반도체는 주기율표 III족 원소와 V족 원소가 화합물을 이루고 있는 반도체 물질을 말한다.

공동 연구팀은 기존 소자의 발열 문제를 해결하기 위해 전력소비를 낮추는 기술에 집중했다. 전자 이동속도가 빠를수록 전력소비가 낮아지고 전력소비가 낮아질수록 발열량이 낮아진다.

III-V족 화합물 반도체는 기존의 실리콘 반도체보다 높은 전자 이동도를 보이며, 소비전력도 적어 고성능 핵심소재로 인식되고 있다. 하지만 제조공정이 비싼 단점이 있어 군사·통신 등 특수분야에 한정적으로 이용되고 있다.

연구팀이 개발한 기술은 실리콘 기판 위 전자가 이동하는 반도체 채널 부분에 III-V족 화합물 반도체인 인듐갈륨비소(InGaAs)를 얇고 균일하게 형성해 효과적이고 저비용의 III-V족 화합물 반도체 소자를 제작할 수 있는 공정이다.

접착제를 사용하지 않고 서로 다른 기판을 접합하는 기술인 '웨이퍼 본딩'(Wafer Bonding) 공정을 통해서 필요한 부분에만 인듐갈륨비소(InGaAs)를 실리콘 위에 접착해 사용할 수 있다. III-V족 화합물 모재 기판을 재사용함으로써 획기적으로 원가를 절감할 수 있다.

시간적 측면에서도 기존 ELO(Epitaxial Lift Off)공정 시 발생하는 수소 거품과 소수성 표면 문제를 웨이퍼 접착시 소자의 패터닝과 모재 기판의 친수성 표면을 이용해 해결함으로써 공정시간을 기존대비 수십 배 이상 단축시키는데 성공했다.

김상현 박사는 "이번 연구를 통해 단순히 실리콘 상에서 III-V족 화합물 반도체를 형성하는 데에 그치는 것이 아니라 3차원으로 여러 층을 적층해 집적도가 향상된 다기능 소자를 실현할 수 있을 것"이라고 말했다.

연구결과는 국제학회인 'IEEE International Electron Devices Meeting'(IEDM)에서 지난 7일 발표됐다.

원문보기: http://hellodd.com/?md=news&mt=view&pid=60139